AD9850 модуль

DDS генераторИнструкции по модулю

Этот модуль частота часов составляет 125 МГц, Поддерживает последовательный и параллельный режим управления.Максимальная неискаженная Выходная частота до 40 МГц (фактическое значение Проверено этим модулем)

Определения шпильки(Для этого модуля только в том случае,)

CLK: системная тактовая частота (125 МГц)

Сброс: Управляйте выходным током ЦАП внутри DDS (когда амплитуду выходного сигнала нужно контролировать, значение напряжения этого штыря можно контролировать для контроля амплитуды выхода DDS сигнала)

Q0A: положительный фазовый выходной конец внутреннего высокоскоростного компаратора (соответствует 14 контактам AD9850)

Q0B: Обратный выходной конец внутреннего высокоскоростного компаратора (соответствует 13 контактам AD9850)

VIP: фазовый входной конец внутреннего высокоскоростного компаратора (соответствует 16 контактам AD9850)

VIN: инвертирующего входа внутренней высокоскоростной компаратор (в соответствии с 15-pin-код AD9850)

F0: Выходная частота (сигнал после обычного низкочастотного фильтра)

GND: Входной источник питания

VDD: положительный полюс входной мощности (+ 5 В)

RST: AD9850 конец сброса (высокий уровень, штырь должен быть установлен на высокий уровень перед операцией чипа, а затем установить на низкий уровень RST_AD9850 после сброса)

FQUP: бит обновления данных (входной бит FQ_QD_AD9850 для последовательного/параллельного ввода данных)

WCLK: вход часов (входной бит CLK_AD9850 для последовательного/параллельного ввода данных)

D0: конец ввода данных (низкий заказ при параллельных входных данных)

D1: терминал ввода данных D2: терминал ввода данных D3: терминал ввода данных

D4: Терминал ввода данных D5: терминал ввода данных D6: терминал ввода данных

D7: входной терминал данных (высокий порядок ввода данных параллельно. При серийной отправке данных этот бит является серийным входным бит данных DataIn_AD9850.