W7500P чип Ethernet IC MCU интеграции TCPIP/M0/MAC с PHY

Необходимые условия связи Ethernet:

1MCU 2 MAC 3 PHY 4 TCP/IPprotocol stack

Многие монолитные компьютеры с интерфейсом Ethernet, такие, как asstm32f107и т. Д., это просто ремень. MAC, внешняя экспансиофия, затем стек Протокола может быть использован, W7500PA чип решить проблему.

W7500 = протокол TCP/IP стек + M0 + MAC промышленного класса-40-80

W7500P =Протокол TCP/IP стек + M0 + MAC + PHY Quasi-industrial grade

Рука Cortex-M0

Максимальная частота часов 48 МГц

Все HardwareTCP/IPnucleus

8 individualsocket

EachsocketHave в largest32KBSRAM

MII (медиа-независимый интерфейс)

Память

Флэш-память: 128KB

SRAM: 16kbreach48кб (as32кб используется кэш-память, минимальная доступность 16 Кб, Ifsocket cache не используется, максимальная доступность 48 КБ)

Используется для загрузочной программы storedROM: 6 КБ

Управление часами, сбросом и поставками

POR (сброс питания)

Давление регулятор: 3.3Vreach1.5V

8reach24MHzExternal Кварцевый резонатор

Внутренний interior8MHzResistance-capacitance осциллятор

Используется для фиксации фазовой петли

АЦП

12bit, 8ch, 1 Мбит/с

DMA

6 roadDMA контроллер

Периферийные: UARTs, SPIs

GPIO

53 I/Os (16 IO x 3ea, 5 IO x 1ea)

Режим отладки

Последовательная отладка (SWD)

Таймер/PWM

Часовая собака * 1 (счетчик вычитания 32 бит) Таймер * 4 (32 бит or16 бит вытягивающий счетчик) PWM * 8 (Have6Bit программируемый predivider32счетчик/таймер)

Интерфейс связи

3 UART (2All withFIFOAnd управляемый потоком UART, 1 SheetUART) 2 SPI 2 I2C (основной/с, быстрый режим (400 кбит/с)

Шифрование

1 RNG (генератор случайных чисел): 32 бит случайный код Инкапсуляция: 64 TQFP (7 × 7 мм)

Блок-схема

W7500P