Xilinx Fpga макетная плата массива Kintex UltraScale Edge algoritm машинное обучение глубины

XCKU040/o60 введение платы массива
4 XCKU040 или XCKU060 на борту
Каждый FPGA имеет два DDR4 64-разрядный модулей памяти. 8 встроенных модулей памяти DDR4
Каждый ПЛИС имеет интерфейсы SFP и QSFP, поддерживающие скорость 10G или 40G
PCle 3,0 интерфейс расширения, может общаться с ПК
FPGAs соединены между собой через GTX
FPGAs соединены между собой через порты GPIO или LVDS
Два интерфейса для сетевой карты 1000 м
Один интерфейс HDMI
Интерфейс SATA
JTAG интерфейс
Несколько синхронизированных источников синхронизации FPGA
Несколько обычных часов GTX и часы логики
Защищены чип синхронизирующих импульсов с программным управлением
Несколько кнопок, светодиодный свет.
Последовательный порт USB для ttl
Резерв не менее 400 портов GPIO

Примечание: онлайн-фотографии не являются реальными предметами.

Он будет разработан во второй полугодии 2019 года

Основной ток каждого чипа FPGA должен составлять от 80А до 100А

Компьютерный источник питания, используемый для питания